A.二進(jìn)制
B.八進(jìn)制
C.十進(jìn)制
D.十六進(jìn)制
您可能感興趣的試卷
你可能感興趣的試題
A.真值表
B.表達(dá)式
C.邏輯圖
D.卡諾圖
A.C×C=C2
B.1+1=10
C.0<1
D.A+1=A
A.輸入級
B.輸出級
C.放大級
D.中間級
A.包圍圈盡可能的大,個(gè)數(shù)盡可能的少
B.包圍圈所含小方格數(shù)為2n(n=1、2、…)
C.允許重復(fù)圈1,但每個(gè)包圍圈至少應(yīng)有一個(gè)未被其他圈包圍過的最小項(xiàng)。
D.單獨(dú)包圍孤立的最下項(xiàng)。
A.與(·)換成或(+),或(+)換成與(·)
B.原變量變換為反變量,反變量變換為原變量
C.0換成1,1換成0
D.化成最簡與或表達(dá)式
A.字符編碼
B.5421BCD碼
C.8421BCD碼
D.余3BCD碼
A.二進(jìn)制
B.BCD碼
C.十進(jìn)制
D.十六進(jìn)制
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
A.在時(shí)間和數(shù)值變化上都是離散的信號(hào);
B.在時(shí)間和數(shù)值變化上都是連續(xù)的信號(hào);
C.屬于二值信號(hào),用高電平和電平來表示;
D.無規(guī)律變化信號(hào)。
A.小規(guī)模集成電路(SSI)
B.中規(guī)模集成電路(MSI)
C.大規(guī)模集成電路(LSI)
D.超大規(guī)模集成電路(VLSI)
最新試題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
電可擦除的PROM器件是()
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。
具有“有1出0、全0出1”功能的邏輯門是()
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。