A.編碼器
B.譯碼器
C.全加器
D.半加器
您可能感興趣的試卷
你可能感興趣的試題
A.全加
B.半加
C.全減
D.半減
A.編碼器
B.譯碼器
C.全加器
D.半加器
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
A.電路不是最簡
B.電路有多個輸出
C.電路中存在延遲
D.電路使用不同的門電路
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器
A.與非門
B.或非門
C.與門
D.或門
A.與非門
B.或非門
C.與門
D.或門
A.2個
B.4個
C.8個
D.16個
A.發(fā)射結(jié)正偏置,集電結(jié)反偏置
B.發(fā)射結(jié)正偏置,集電結(jié)正偏置
C.發(fā)射結(jié)反偏置,集電結(jié)正偏置
D.發(fā)射結(jié)反偏置,集電結(jié)反偏置
最新試題
一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
具有“有1出0、全0出1”功能的邏輯門是()
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
27系列EPROM存儲的數(shù)據(jù)是()可擦除的。
用1M×4的DRAM芯片通過()擴展可以獲得4M×8的存儲器。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
以下代碼中為無權(quán)碼的為()。
一個兩輸入端的門電路,當輸入為10時,輸出不是1的門電路為()