判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。

10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。

電可擦除的PROM器件是（）

27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。

如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。

一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）