A.原碼
B.反碼
C.補(bǔ)碼
D.編碼
您可能感興趣的試卷
你可能感興趣的試題
A.器件的狀態(tài)
B.電平的高低
C.脈沖的有無
D.數(shù)量的大小
A.電路結(jié)構(gòu)簡單,有利于實(shí)現(xiàn)電路集成化;
B.可實(shí)現(xiàn)邏輯運(yùn)算和判斷;
C.工作穩(wěn)定抗干擾能力強(qiáng);
D.工作于開關(guān)狀態(tài),功耗低。
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0,其他輸入為1
D.任一輸入為1
A.“·”換成“+”,“+”換成“·”
B.原變量換成反變量,反變量換成原變量
C.變量不變
D.常數(shù)中“0”換成“1”,“1”換成“0”
A.“1”格允許被一個以上的圈所包圍。
B.“1”格不能漏畫。
C.圈的個數(shù)要盡量少,圈的面積應(yīng)盡量的大。
D.每圈必有一個新“1“格。
A.畫出表示該邏輯函數(shù)的卡諾圖
B.找出可以合并的最小項
C.寫出最簡“與或”邏輯函數(shù)表達(dá)式
D.寫出最簡“與或非”邏輯函數(shù)表達(dá)式
A.卡諾圖中的方塊數(shù)等于最小項總數(shù),既等于2n(n為變量數(shù))
B.變量取值不能按二進(jìn)制數(shù)的順序排列,必須按循環(huán)碼排列。
C.卡諾圖是一個上下、左右閉合的圖形。
D.并不是所有的邏輯函數(shù)都能用卡諾圖表示。
A.對于任一個最大項,只有對應(yīng)一組變量取值,才能使其值為0,其余情況均為1。
B.任意兩個最大項Mi和Mj,其邏輯或?yàn)?。
C.n個變量的最大項之邏輯與為0。
D.具有相鄰性的兩個最大項之積可以合并成一個或項,并消去一對因子。
A.任意兩個最小項mi和mj(i≠j),其邏輯與為1。
B.n個變量的全部最小項之邏輯或?yàn)?。
C.某一個最小項不是包含在函數(shù)F中,就是包含在函數(shù)
D.具有相鄰性的兩個最小項之和可以合并成一項,并消去一對因子。
A.0⊙0=1
B.1⊙1=0
C.0⊙1=1
D.1⊙0=0
最新試題
DRAM4164有2根片選線(RAS和CAS)、8根地址線和1根數(shù)據(jù)線。請判斷它的存儲容量為多少?
試提出數(shù)字頻率計的三種設(shè)計方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計方案是最佳嗎?簡述理由。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
利用2個74LS138和1個非門,可以擴(kuò)展得到1個()線譯碼器。
()在計算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。