A.環(huán)形計(jì)數(shù)器
B.扭環(huán)形計(jì)數(shù)器
C.移位寄存器
D.序列信號(hào)檢測(cè)器
您可能感興趣的試卷
你可能感興趣的試題
A.5
B.10
C.31
D.32
A.計(jì)數(shù)器
B.寄存器
C.全加器
D.序列信號(hào)檢測(cè)器
A.狀態(tài)轉(zhuǎn)換圖
B.特性方程
C.卡諾圖
D.數(shù)理方程
A.計(jì)數(shù)器
B.移位寄存器
C.全加器
D.序列信號(hào)檢測(cè)器
A.8
B.4
C.3
D.2
A.0111
B.0110
C.1000
D.0011
A.10個(gè)CP脈沖,正脈沖寬度為1個(gè)CP周期
B.10個(gè)CP脈沖,正脈沖寬度為2個(gè)CP周期
C.10個(gè)CP脈沖,正脈沖寬度為4個(gè)CP周期
D.10個(gè)CP脈沖,正脈沖寬度為8個(gè)CP周期
A.只能用反饋復(fù)位法清零
B.只能用修改驅(qū)動(dòng)方程的方法
C.必須用反饋復(fù)位法清零并修改驅(qū)動(dòng)方程
D.可以采用反饋復(fù)位法(置位法),也可以采用修改驅(qū)動(dòng)方程的方法保證電路能白行啟動(dòng)。
A.10
B.20
C.1000
D.1024
A.2
B.128
C.8
D.256
最新試題
TTL與非門(mén)閾值電壓UT的典型值是()
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
電可擦除的PROM器件是()
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
具有“有1出0、全0出1”功能的邏輯門(mén)是()
利用2個(gè)74LS138和1個(gè)非門(mén),可以擴(kuò)展得到1個(gè)()線譯碼器。