3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

全加器的輸出信號是（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

清零端與脈沖信號的狀態(tài)無關，所以叫做同步清零。

全加器的輸入信號是（）

9個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

現(xiàn)有58個信息等待用二進制代碼進行編碼，需要用8位二進制代碼來表示。

3位二進制加法計數(shù)器的，計數(shù)長度為（）