由兩個主從型JK觸發(fā)器組成的邏輯電路如圖a）所示，設Q1、Q2的初始態(tài)是0、0，已知輸入信號A和脈沖信號CP的波形，如圖b）所示，當?shù)诙€CP脈沖作用后，Q1、Q2將變?yōu)椋海ǎ?/p>

邏輯電路如圖所示，A="1"時，C脈沖來到后，D觸發(fā)器應：（）

圖為三個二極管和電阻R組成一個基本邏輯門電路，輸入二極管的高電平和低電平分別是3V和0V，電路的邏輯關(guān)系式是：（）

（2005）圖示電路中，二極管視為理想元件，即正向電壓降為零，反向電阻為無窮大。三極管的β=100。輸入信號UA、UB的高電平是3.5V，（邏輯1），低電平是0.3V（邏輯0），若該電路的輸出電壓U0為電壓平時定為邏輯1，圖7-10-8所示電路應為：（）

（2007）圖示電路具有：（）

（2008）如圖所示電路中，Q1、Q2的原始狀態(tài)為"11"當送入兩個脈沖后的新狀態(tài)為：（）

（2010）由JK觸發(fā)器組成的應用電器如圖所示，設觸發(fā)器的初值都為0，經(jīng)分析可知是一個：（）

（2010）D觸發(fā)器的應用電路如圖所示，設輸出Q的初值為0，那么，在時鐘脈沖CP的作用下，輸出Q為：（）

（2010）將運算放大器直接用于兩信號的比較，如圖a）所示，其中，u=-1V，u的波形由圖b）給出，則輸出電壓uo等于：（）

分壓偏置單管放大電路如圖所示，圖中發(fā)射極旁路電容CE因損壞而斷開，則該電路的電壓放大倍數(shù)將：（）